WRITE CONTROL SYSTEM FOR ID SYSTEM

Publication number: JP63249284

Publication date:

1988-10-17

Inventor:

MATSUI KENJI; UCHIDA YASUO; OKAMOTO

YOICHIRO

Applicant:

OMRON TATEISI ELECTRONICS CO

Classification:

- international:

G11C17/00; G06K17/00; G11C16/02; G11C17/00;

G06K17/00; G11C16/02; (IPC1-7): G06K17/00;

G11C17/00

- European:


Application number: JP19870084269 19870406 Priority number(s): JP19870084269 19870406

Report a data error here

Abstract of **JP63249284**

PURPOSE:To prevent erroneous write by preliminarily detecting presence/absence of voltage abnormality in a data carrier to store this detection data and preventing execution of the write processing to output a write response indicating the voltage abnormality in the case of an abnormal voltage.

CONSTITUTION: When a data carrier 4 is approximated to a read/write head 3 and power is supplied, it is checked by a power discriminating means whether the supply voltage is normal or not, and the check result is stored as a status signal in a status storage means. When a write command is inputted to an ID controller 2 from, for example, a higher controller 1, the ID controller 2 immediately sends the write command to the memory of the data carrier 4 and checks the status signal sent from the data carrier 4 before the write processing. If the status signal indicates the voltage abnormality, the write response indicating that the supply voltage is abnormal is outputted to the higher controller 2 without performing the write processing. Thus, the write processing is performed only when the voltage is normal.



Data supplied from the esp@cenet database - Worldwide

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63-249284

(5) Int Cl.4

識別記号

庁内整理番号

④公開 昭和63年(1988)10月17日

G 06 K 17/00

B-6711-5B

G 11 C 17/00

309

D-6711-5B D-7341-5B

審査請求 未請求 発明の数 1 (全6頁)

69発明の名称

I Dシステムの書込み制御方式

②特 昭62-84269 願

22出 願 昭62(1987) 4月6日

79発 明 者 井 松

健 次

京都府京都市右京区花園土堂町10番地 立石電機株式会社

内

73発 明 者 男 内 田 保

京都府京都市右京区花園土堂町10番地 立石電機株式会社

内

岡本 @発 明 者 洋一郎 京都府京都市右京区花園土堂町10番地 立石電機株式会社

内 京都府京都市右京区花園土堂町10番地

⑪出 願 人 立石電機株式会社

個代 理 弁理士 中村 λ 茂信

明 細

1. 発明の名称

IDシステムの書込み制御方式

2. 特許請求の範囲

(1) コントローラよりデータキャリアのメモリ にデータを書込み、あるいはデータキャリアのメ モリからデータをコントローラ側に読出すIDシ ステムの書込み制御方式であって、

前記データキャリアに、電源電圧が正常か否か を判別する電源正否判別手段と、この電源電圧の 正否をステータス信号として記憶するステータス 記憶手段とを備えておき、前記コントローラ側に ライトコマンドが発生すると、コントローラは、 前記データキャリアから、ステータス信号を受け、 このステータス信号によりデータキャリア側の電 圧の正否をチェックし、この電圧が正常の場合は、 前記データキャリアのメモリに書込み処理を行な い、電圧が正常でない場合は、書込み処理を実行 せず、電圧異常である旨を示すライトレスポンス を出力するようにしたIDシステムの書込み制御

方式。

3. 発明の詳細な説明

(イ) 産業上の利用分野

·この発明は、データキャリアとしてEE・PR OMを含む素子を用いるID(物品識別)システ ムの書込み制御方式に関する。

(ロ) 従来の技術

一般に、IDシステムの基本構成は、第2図に 示す通りであり、上位コントローラ1、IDコン トローラ2、リード・ライトヘッド3及びデータ キャリア4とから構成されている。データキャリ ア 4 は、 E E · P R O M を メモリとして、 さらに その他制御用の論理回路を含むしチップの半導体 素子であり、例えばコンベア上を移送されて来る 物品や工見等に付せられ、リード・ライトヘッド 3に接近すると、このリード・ライトヘッド3に 電磁気的に結合され、電源供給を受けると共に、 データ授受も行なうようになっている。

リード・ライトヘッド3は、具体的には受/発 信部であり、IDコントローラ2は、上位コント

ローラ 1 より、ライトコマンドを受けると、リード・ライトヘッド 3 を駆動し、データキャリア 4 のメモリの指定アドレスにデータを書込む。また、上位コントローラ 1 よりリードコマンドを受けると、 I Dコントローラ 2 は、データキャリア 4 のメモリの指定アドレスよりデータを読出す。

このIDシステムの使用されるデータキャリアの電源は、内蔵せず、リード・ライトへッド 3 に近づくと、電磁気的に供給される電圧を整流して、電源電圧としている。この電圧は、約4 V程度のものである。一方、データキャリア 2 の B E ・ P R O M の読出し電圧は 3 V、書込み電圧は、10数 V である。そのため、書込み電圧は上記電源電圧を昇圧して使用している。

(ハ) 発明が解決しようとする問題点

上記のように、データキャリア 4 の E E・P R O M は、正常な読出し、あるいは、書込みを行うためには、所定以上の電圧が必要である。一方、従来の I D システムでは、データキャリアより、信号が帰って来たら無条件に、I D コントローラ

前記データキャリアからステータス信号を受け、このステータス信号によりデータキャリア側の電圧の正否をチェックし、この電圧が正常の場合は、前記データキャリアのメモリに書込み処理を行い、電圧が正常でない場合は、書込み処理を実行せず、電圧異常である旨を示すライトレスポンズを出力するようにしている。

このIDシステムの書込み制御方式では、データキャリアがリード・ライトへッドに接近して、電源が供給されると電源正否判別手段で電源電圧の正否がチェックされ、その判別結果がステータスに億手段に記憶される。例えばデータキャリアの接近が十分でなく、電圧不足の場合には、異常を示す信号が、すでに正常電圧であれば、その旨を示す信号が記憶される。

今、 I Dコントローラに例えば上位コントローラより、ライトコマンドが入ると、 I Dコントローラは、データキャリアのメモリに対して、直ちにライトコマンドを送って、書込み処理に移らず、 先ずデータキャリアから送られて来るステータス は、リード・ライトを行っている。しかし書込み 電圧は、10数Vの電圧を要するため、昇圧回路 の不具合、またはヘッドへの接近が十分でない等 の伝送条件の悪化により、必要十分な電圧が得ら れずこの条件下で書込みを強行すると、書込み不 良が発生するという問題があった。

この発明は、上記に鑑み、書込み処理の際、書込みが可能であるか否かの電圧チェックをなし、電圧が正常な場合にのみ、書込み処理を行う!Dシステムの書込み制御方式を提供することを目的としている。

(二)問題点を解決するための手段及び作用 この発明のIDシステムの書込み制御方式は、 コントローラより、データキャリアのメモリにデ ータを書込み場合の書込み制御方式であって、

前記データキャリアに、電源電圧が正常か否かを判別する電源正否判別手段と、この電源電圧の正否をステータス信号として記憶するステータス記憶手段とを備えておき、前記コントローラ側にライトコマンドが発生すると、コントローラは、

信号をチェックし、ステータス信号が正常つまりデータキャリアの電源電圧が正常であれば、ここで書込み処理に移る。チェックの結果、ステータス信号に異常があれば書込み処理に移ることなくなく、その旨、つまり電源電圧異常である旨を示すライトレスポンズを例えば、上位コントローラに出力する。

(ホ) 実施例

以下、実施例により、この発明をさらに詳細に説明する。

この発明が実施される、IDシステムの基本構成は、第2図に示すものと同様であり、IDコントローラ1との通信を行うにめの上位伝送部21、上位コントローラ1からのコマンド(指令)により、データキャリア4に対し、データの書込み、読出しの動作を制御するCPU22及びデータキャリア4との通信を行うための変復調部23とから構成されている。

データキャリア 4 は、第 3 図に示すように、 I Dコントローラ 2 に接続されるリード・ライトへ

ッド3に電磁気的に結合される変復調回路41、 変復調回路41よりキャリア信号を復号化する復 号化回路 4 2、シリアル入力回路 4 3、入力され るコマンドをデコードするコマンドデコーダ44、 データバッファ 4 5、さらにデータを書込み、記 憤し、あるいは読出しするEE・PROM 4 6、 EE·PROM 46のデータを出力するためのシ リアル出力回路 4 7 、符号化回路 4 8 、変復調回 路41からの信号を整流・平滑する電源回路49、 電源回路49の出力電圧V。が回路動作電圧V。 (=3V)を越えたたとを検出する検出回路 I5 0、電源回路 4 9 の出力電圧 V m が E E · P R O Mの書込み電圧に対応する電圧 V z (= 4 V)を 越えたことを検出する検出回路 Ⅱ 5 1 、電源電圧 の正否を示すステータス信号を記憶するステータ スレジスタ52、EE・PROM46に読出しド ライブするリード/ドライブ回路53、電源回路 4 9 の出力電圧 V m を 1 0 数 V に昇圧する昇圧回 路 5 4 及び、EE・PROM 4 6 に書込みドライ

ている。

このデータキャリア4が、リード・ライトへッド3に接近すると、リード・ライトへッド3、変復調回路41を介して、データキャリア4側に圧は、徐々に大きくなり、電源にして、大きくなり、でからでは、第5回に示すように、上昇していく。の電圧V・が3Vに達すると、検出回路150は、コマンドデコーダ44に擬似コマンドを送り、コマンドデコーダ44は、これに応答して、EENROM46より、初期情報を読出す。この初期情報には、ステータスレジスク52に記憶されるステータス信号も含まれる。

初期情報は、シリアル出力回路 4 7、符号化回路 4 8、変復調回路 4 1を経て I Dコントローラ 2 側に出力される。初期情報は、第 4 図に示すように、スタートピット、ステータス信号、プロトコル分類コード、メモリ範囲、種類を示すコードで構成されており、いずれも 1 バイトずつ割当てている。ここでプロトコル分類は、そのデータキ

ャリアの採用する通信プロトコルの種別を示すものであり、メモリ範囲は、アドレス及びメモリ容量が示され、種類は、例えばリード・オンリ、リード/ライト、等が示される。

ブするライト/ドライブ回路55等から構成され

ステータス信号は、この発明にとって重要であ り、 8 ビットのうち、ここでは、次に示す 5 種の もので構成されている。

- ①コマンド受信時の正常・異常の信号
- ②パリティエラー
- ③EE・PROM BUSY (書込み中の信号)
- ④メモリ容量外アドレッシング(存在しないア

ドレスの受信データが来たときに返送) ③EE・PROMへの書込み電圧が正常かどう かの判別信号。

検出回路 I 5 0 が電源電圧 V s が 3 V に達したことを検出したことに応答して、ステータスレジスク 5 2 に、上記 5 種のステータス信号(S i 、 S z 、 ···、 S s) が記憶される。書込み電圧の正否を示すステータス信号 S s を例にとると、検出回路 II 5 2 の出力が入力される。正常に電源電圧

V ■ が得られると、検出回路 I 5 0 が 3 v を検出した直後に、検出回路 I 5 1 が 4 v を検出することになり、ステータスレジスタ 5 2 の S 。として * 1 * が記憶される。この場合電源電圧 V ■ が 4 V を越えることにより、それが昇圧され、十分な 書込み電圧として、ライト/ドライブ回路 5 5 に 与えられる。

一方、電源電圧 V 。 異常で、 3 V に達した後、直ちに 4 V に達しない場合には、ステータスレジスタ 5 2 の S 。 として、電源電圧異常を示す" 0 * が記憶される。

次に、第1図(a)、第1図(b)を参照して、上記実施例IDシステムにおいて、上位コントローラ1よりライトコマンドが入力される場合の動作について説明する。このライトコマンドは、データキャリア4に対し、このコマンドに付せられたアドレスにデータを書込みむことを指示する命令である。 上位コントローラ1よりライトコマンドを受信し、ステップ2では、このライトコマンドを受信し、ステップ

ST2の判定がYESとなり、ここでIDコント ローラ2は、先ず、リード・ライトヘッド3のへ ッド駆動信号をオフし、データキャリア4への電 源を一旦オフし、同時に、データキャリア検出フ ラグをリセットし (ステップST4) 、その後、 再度、リード・ライトヘッド3の駆動信号をオン する (ステップST5)。 このリード・ライトへ ッド3の再駆動により、すでにリード・ライトへ ッド3の領域内にデータキャリア4が存在し、あ るいは、領域内に到来すると、データキャリア4 より、第4図に示す初期情報が出力される。それ ゆえ、IDコントローラ2では、その初期情報の ステータスピットを確認し、(ステップST6)、 次に、ステータス信号を読込む(ステップST 7) と共に、検出フラグを1にしておく (ステッ プST8)。続いて、ステータス信号中の電圧フ ラグが1か否か判別する(ステップST9)。送 られて来た電圧フラグが1であると、データキャ リア4は、正常電源電圧であることを意味する。 それゆえ、この場合は、正しい書込みが可能であり、 ライトレスポンズを上位コントローラ』に返送す

検出フラグが"1"であることを確認した(ステ ップST10)後、続いて初期情報中のプロトコ ル識別情報をCPU21のバッファにセーブし、 (ステップST11)、その識別情報が何れかの プロトコル種別に属するかを選択し(ステップS T12)、以後、選択されたプロトコルにより、 データキャリア4との通信を行うことになる。

ステップST13では、データキャリア4の採 用するプロトコルがコントローラ2の保有する種 別テーブル内に、有か否か判定され、プロトコル 有の場合には、ステップST14で、IDコント ローラ2は、ライトコマンドをデータキャリア4 に送信し、データキャリア4は、このライトコマ ンドに対して所定の書込みを行い、ライトレスポ ンズをIDコントローラ2に返送する(ステップ ST15)。一方、プロトコルが存在しない場合、 つまりデータキャリア4の識別情報がテーブルメ モリ内に存在しないプロトコルの場合には、ステ ップST13の判定がNOとなり、その旨を示す

ることとなる。(ステップST16)。また、正 常なライトレスポンズに応答した場合でも、その 旨を示すライトレスポンズを上位コントローラー 側に返送する。

ステップST9で、電圧フラグをチェックした 結果"0" の場合、データキャリア4の電源電 圧が正常でないことを意味し、この場合は、ステ ップST9の「電圧フラグ÷1か」の判定NOで、 ステップST16に移り、何らデータキャリア4 - に対し、書込み処理を行うことなく、データキャ リアの電源異常である旨を付したライトレスポン ズを上位コントローラ1に送る。

(へ) 発明の効果

この発明によれば、データキャリア内で予じめ 電圧異常の有無を検出して、その検出データを記 **憶しておき、IDコントローラから、データキャ** リアのメモリにデータを書込もうとする際に、デ - タキャリアからの電圧異常の有無を示すステー タス信号をチェックし、電圧異常がある場合に、 書込み処理を実行し、電圧異常がない場合は、書 込み処理を行うことなく、その旨を示すライトレ スポンズを出力するものであるから、電圧異常が 存在する時に、これを無視して、書込み処理がな されることがなく、従って、誤った書込みが回避 こゃる。従ってデータの読/書きに信頼性のある IDシステムを実現できる。

4. 図面の簡単な説明

第1図(a)、第1図(b)は、この発明の一実施例I Dシステムにおいて、ライトコマンドが入力され た場合の動作を説明するためのフロー図、第2図 は、この発明が実施されるIDシステムの基本構 成を示すプロック図、第3図は、同IDシステム のデータキャリアの内部構成を示すブロック図、 第4図は、同データキャリアより、電源オン時に 出力される初期情報のフォーマットを示す図、第 5 図は、データキャリアの電源オンの動作を説明 するための電源電圧V。の時間変化特性例を示す 図である。

4:データキャリア、 22:CPU.

狩開昭63-249284 (5)

テータキャリア

第 1 図(a)

4 6 : E E · P R O M

5 2:検出回路 I. 5 1:検出回路 I.

52:ステータスレジスタ。

特許出願人


立石電機株式会社


代理人

弁理士

中村茂信


10コントローラ 上位コントローラ ST1 へ~ F 4 E 整力 (主 号 OF F デ-9キャリア 特出 フラグ・一 0 ヘッド転動信号 ON TITES ST7 ステータス 接込 ¥ST8 神出フラク 部別特報 セ-7





プロトコル 分類 議別

第 3 図



第 4 図

79-F	75-97	プロトコル	X 7 11	18 95
E-7 F	ステ・ソス	分類コート	1 257. ⊞ I	7里 天具
L				

